(51)5 G 06 F 12/00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ ПРИ ГКНТ ССОР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ


Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ



- (61) 1388877
- (21) 4487231/24-24
- (22) 26.09.88
- (46) 23.06.90. 5mn. № 23
- (72) И.Г. Пархоненко, В.Ю. Лоэбенев,
- В.Г. Черияев и С.В. Козелков
- (53) 681.325 (G88.8)
- (56) Авторское свидетельство СССР
- ₩ 1388877, кл. G 06 F 12/00, 1988.

(54) УСТРОЙСТВО ЛЛИ АЛРЕСАЦИИ

(57) Изобретение относится к автоматике и вычислительной технике и ножет быть использовано в качестве модуля для авпаратного взаимногр » -преобразования логических и физических адуесов любых функционально законченных блоков (процессороя, блоков памати и т.д.). Целью изобретения



Фиг.1

(19) **30** (1) 1573458

випистся расширение функциональных поэможностей устройства и области его применения за счет обратного преобразования физического адреса блока в его логический адрес. Устройство содержит группу переключателей 1-3 потического адреса, регистр 4 логического адреса, регистр 4 логического адреса, регистр 5 логического адреса, первую группу элементов ИЛИ 6 и 7, блоки 8 и 9 коммутации первой, второй групп, шифратор 11 физического адреса, регистр 13 физического адреса, регистр 13 физического ад-

реса, пешифратор 14 физического апреса, вторую группу элементов Или 15 и 16, шифратор 17 логического апреса. Введение регистра 13, лешифратора 14, шифраторов 11, 17 и изменения годеструкции блоков коммутации позволиет осуществиять как преобразование пегического адреса в физический, так и наоборот, причем прямое и обратное преобразования ногут происхолить однопременно и независимо друг от друга. 3 ил. .

Изобретение относится к автонатике и иминалительной технике, кожет быть использовано в качестве модуля для эппаратного изаминого преобразования потических и физических адресов любих функционально законченных блоков (прецессоров, блоков паняти и г.д.) и импиется усовершенствованием устройства по авт. св. » 1368877.

Полью изобретення является расширение функциональных возможностей и области применения устройства за счет обратного преобразования физического апреса блока в его логический апрес.

На фиг. 1 представлена функциональная схема устройства для трех блеков; на фиг. 2 и 3 — функциональные схемы элементов коммуталии первой и второй групп соответственно.

Устройство сопержит группу перет жиммателей 1-3, регистр 4 логического адреса, деямфратор 5 логического апреса, первую группу элементов ИЛИ 6 и 7, блоки 6 и 9 коммутации первой и эторой группы, вход 10 логического апреса устройства, шифратор 11 физического адреса, выход 12 физического апреса устройства, регистр 13 физического адреса и деямфратор 14 физического адреса устройства, вторую группу элементов ИЛИ 15 и 16, шифратор 17, выход 18 логического адреса устройства, яход 19.

Устрояство рабогает следующим образом.

Блох 3 коммутации (фиг. 2) резлизует логические функции К=GH, L=H, Г=ПО, гле G,H,O,K,L,P — сигналы на первом, втером, третьем яхолах и выхолах блока 8 коммутации первой группы соотиетственно. Блок 9 коммутации (фиг. 3) реализует функции D=ABC, E=aC, N=BCM и . F=BC, гле A,C,B,M,D,E,F,M -сигналы на перяом - четвертом яходах и перяом четвертом выходах блока 9 коммутации второй группи соответствению.

25. Сразу же после полачи питания начинается сеанс коммутации в матрице блоков 8(9) в соответствии с сигналами переключателей 1-3. Сигнал высокого уровня (ВУ) на выходе переключателея 1-3 соответствует состоянию "Блок включен /исправен", сигнал инзкого уровня (НУ) — состоянию "Блок выключен/неисправен".

После завершения переходных прошессов в матрице блоков 8(9) коммутации устройство готово к работе в
режиме взаимопресбразования логического и физического адресов. При этом
логический ядрес "ј" всегда связывается с тахим физическим адресом "!",
который соответствует ј-му функциоиальному блоку из числа неотключенных/исправных блоков и наоборот (т.е.
соответствие между поличи логических
и физических адресов для данисто распредсления флагов годности, заданиого
переключателяни 1-3, япляется взаимно сднозначными).

Например, пусть переключатель 1 находится в положении НУ, а переключатели 2 и 3 — в положении ВУ. Тогля логический адрес "1" на выходе 10 соотретствует физическому адресу "2" на выходе 12, а физический адрес "3" на входе 19 соответствует логическому адресу "2" на выходе 18. Причем преобразования логических адресоя в физические и обратис происходит совершенно кезависимо друг от друга.

что позволяет, не прерывая обращения к исправнону блоку (при преобразовании погического адреса в физический), . уэнивать, испример, какону погическону апресу соответствует нифорнация и блоке паняти с определенным физическим адресом.

Формула изобретения Устройство для адресации по авт. св. № 1388877, отличающете с я тем, что, с целью распырения функциональных возножностей и области приненения устройства за счет обратного преобразования физического адреса блока в его логическия адрес, в него пведвны шифратор физического вдресв, регистр физического адреса, дешифратор физического адреса, вторая 20 группа элементов ИЛИ, шифратор логического адреса, причем информационный иход регистра физического адреса явлиется входом физического адреса устройства, выход регистра физического 25 , является выходон физического; адреса апреса соединен с входом дегифратора

физического адреса, ј-й выход мешифратора физического апреса срединей с третьими входами блоков коммутации первох группы и четвертыми входами блоков коммутации второй группы ј-и строки натрицы, третьи выходы блоков коммутации первой группы и четвертые выходы блоков коннутации вторся группы кажлого столбца натрицы, кроне последнего, соединены с вхадами спответствующих - элементов ИЛЛ эторой группы, выходы элементов ИЛИ второй группы и третий выход блока коннута-15 ции первой группы последнего столбца натрици соединены с соответствующим входами выфратора логического эпреса, выход которого является выходом логического апреса устройства, выходы эленентов ИГИ первой группы и первый выход блока коммутации первой группы

первого стелбца матрицы соединены с

соответствующим входами инфратора

физического адреса, выход котсрого

устройства.

િ

	код кананды перехида							Адрес строницы								
	15	14	13	12	11	10	g	8	7	6	5	4	3	2	1	0
4	1	I	X	X	X	X	X	X	Z	Z	Z	Z	Z	Z	Z	Z
3	0	a	0	0	ALP	EC	ПА	M A T	ГИ /	POI	PA	ММ	·			-

Составитель М. Силин
Редактор А. Коэорнз Техред М.Дидых Корректор М. Кучерявая

Заказ 282 Тираж 561 Подписное
ВПИОЛИ Государственного комитета по изобретениям и открытиян при ГКПТ СССР
113035, Моския, Ж-35, Раушская наб., д. 4/5

Произволетвенно-издательский комбинат "Патент", г. Ужгород, ул. Гагарила, 101

Annex 19

SU No 1573458, published June 23, 1990

Specification of Invention to Certificate of Authorship 1573458 Al

[61] 1388877

[19] SU [11] 1573458 A1

[21] 4487231/24-24

[51] Int. Cl.3 G 06 F 12/00

[22] Filed: Sep. 26, 1988

[46] Jun. 23, 1990, Bulletin No 23

[53] UDC 681.325 (088.8)

[72] Inventors: N.G. Parkhomenko, V.Yu. Lozbenev, V.G. Chernyaev and

S.B. Kezelkov

[54] AN ADDRESSING DEVICE

[57] The invention relates to the automatics and computer engineering and may be used as a module for hardware cross mapping of logical and physical addresses of any functionally completed unit (processors, memory units etc.), an object of the invention is in widening the functional possibilities of the device and its application by inverse mapping of the physical unit address to logical unit address. The device comprises a group of logical address switches 1 - 3, logical address register 4, logical address decoder 5, the first group of elements OR 6 and 7, units 8 and 9 for switching the first, second groups, physical address encoder 11, physical address register 13, physical address decoder 14, the second group of elements OR 15 and 16, logical address encoder 17. Both the logical address mapping to physical one, and reverse are allowed by adding register 13, decoder 14, coders 11, 17, and changing switching unit structures, the forward and reverse mapping being carried out concurrently and independently from one another.

As soon as the power is on the switching session starts in the array of units 8(9) in accordance with the signals of switches 1-3. High-level signal at switches 1-3 outputs corresponds to state "Unit on/perfect", low-level signal corresponds to state "Unit off/failed".

As soon as the transients are completed in switching units 8(9) array the device is available to operate in the mode of mutual mapping the logical and physical addresses. Logical address "j" being bound to such physical address "i", which corresponds to the "j"-th functional unit being a part of notcutoff/perfect units and reverse (i.e. correlation between logical address fields and physical address fields corresponds to one-to-one mapping for a given distribution of availability flags, predetermined by switches 1 - 3).

For instance, let switch 1 to be in low-level position, and switches 2 and 3 in high-level position. Then logical address "1" at output 10 corresponds to logical address "2" at output 12, and physical address "3" at input 19 corresponds to logical address "2" at output 18. Mapping the logical addresses to the physical ones and reverse is carried out independently from one another, that allows one to find out, e.g. which logical address corresponds to the information, stored in a memory block, having a proper physical address, while no interruption taking place in accessing the perfect unit (in mapping a logical address to physical one).